• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電子器件可包含一非揮發性記憶體單元，其中該非揮發性記憶體單元可包含：一反熔絲組件、一開關及具有一控制電極之一開關。在該非揮發性記憶體單元內，該開關可耦合至該反熔絲組件，且該讀取電晶體之該控制電極可耦合至該反熔絲組件。該非揮發性記憶體可由流過該反熔絲組件及該開關之流動電流來程式化，且使該電流旁通該讀取電晶體。因此，可在無流動電流通過該讀取電晶體下執行程式化，此降低該讀取電晶體在程式化期間受到損害之可能性。此外，該反熔絲組件可不與該讀取電晶體之電流電極串聯連接，且因此，在讀取作業期間，可更容易判定已程式化與未程式化非揮發性記憶體單元之間之讀取電流差。
    公开号:TW201312571A
    申请号:TW101124310
    申请日:2012-07-05
    公开日:2013-03-16
    发明作者:Moshe Agam；Skip Shi-Zen Liu；Thierry Coffi Herve Yao
    申请人:Semiconductor Components Ind；
    IPC主号:G11C17-00
    专利说明:
    包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其使用方法
    本發明係關於電子器件以及使用電子器件之方法，且更特定言之，關於包含具有反熔絲組件之非揮發性記憶體單元之電子器件及其使用方法。
    電子器件可包含非揮發性記憶體單元。非揮發性記憶體單元包含具有一反熔絲組件之一次性可程式化(「OTP」)記憶體單元。在程式化之前，該反熔絲組件係處於斷開或相對高電阻狀態，且在程式化之後，該反熔絲組件係處於相對導電的狀態(如與程式化之前相比)。除了該反熔絲組件之外，該非揮發性記憶體單元可包含一讀取電晶體，其中該讀取電晶體之一源極區、一汲極區或一源極/汲極區係電氣連接至該反熔絲組件之一端子。在該記憶體單元之程式化及讀取期間，電流流過該讀取電晶體及該反熔絲組件。
    在一實施例中，一種包含一非揮發性記憶體單元之電子器件，其中該非揮發性記憶體單元包括：一反熔絲組件；一開關，其耦合至該反熔絲組件；及具有一控制電極之一讀取電晶體，其中該讀取電晶體之該控制電極係耦合至該反熔絲組件。
    在又一實施例中，一種電子器件，其包括一第一非揮發性部件單元、一第二非揮發性記憶體單元、一第三非揮發性記憶體單元，以及一第四非揮發性記憶體單元，其中：該第一非揮發性記憶體單元、該第二非揮發性記憶體單元、該第三非揮發性記憶體單元以及該第四非揮發性部件單元之各者包括：具有一第一端子及一第二端子之一反熔絲組件；具有一第一電流端子、一第二電流端子及一控制端子之一開關，其中該開關之該第一電流端子係耦合至該反熔絲組件之該第二端子；以及具有一第一電流端子、一第二電流端子及一控制電極之一讀取電晶體，其中該讀取電晶體之該控制電極係耦合至該反熔絲組件之該第二端子；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等反熔絲組件之該等第一端子係耦合至一第一字線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之該等反熔絲組件之該等第一端子係耦合至一第二字線；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等開關之該等控制端子係耦合至一第一存取線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之開關之該等控制端子係耦合至一第二存取線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等開關之該等第二電流端子係耦合至一第一程式化線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等開關之該等第二電流端子係耦合至一第二程式化線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係耦合至一第一位元線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係耦合至一第二位元線；且該等第一、第二、第三及第四非揮發性記憶體單元之該等第二電流端子係耦合至一VSS端子或接地端子。
    在另一實施例中，一種使用包括一第一非揮發性記憶體單元之一電子器件之方法，該方法包括：提供包括一反熔絲組件、一開關以及一讀取電晶體之該第一非揮發性記憶體單元，其中該讀取電晶體之一閘極電極係耦合至該反熔絲組件及該開關；以及藉由使電流流過該反熔絲組件及該開關且使該電流旁通該讀取電晶體而程式化該第一非揮發性記憶體單元。
    實施例係在附圖中以舉例方式圖示且不受限制。
    熟習此項技術者明白，圖式中元件係為了簡化且清晰而圖示，且並不一定按照比例繪製。例如，可相對於其他元件放大圖式中元件之一些之尺寸以有助於提高對本發明之實施例之理解。
    提供結合圖式之以下描述以協助理解本文中所揭示之教案。以下討論將關注該等教案之特定實施及實施例。此關注係提供為協助描述該等教案，且不應解譯為對該等教案之範圍或適用性之限制。然而，在本申請中當然可利用其他教案。雖然本文中描述數值範圍以提供對特定實施例之較佳理解，但是在閱讀本說明書之後，熟習此項技術者將明白，在不脫離本發明範圍之情況下，可使用數值範圍以外之值。
    術語「耦合」意指兩個或更多個電子元件、電路、系統或(1)至少一電子元件，(2)至少一電路或(3)至少一系統中任何組合之連接、鏈結或聯合，以此方式，一信號(例如，電流、電壓或光學信號)可自一者轉移至另一者。「耦合」之一非限制性實例可包含介於(多個)電子元件、(多個)電路或其間連接(多個)開關(例如，(多個)電晶體)之(多個)電子元件或(多個)電路之間的直接電氣連接。因此，電氣連接為特定耦合之類型；然而，並非所有耦合皆為電氣連接。
    術語「包括」、「包括」、「包含」、「包含」、「具有」、「具有」或其等之任何其他變體旨在涵蓋非排他性之包含。例如，包括一系列特徵之一方法、物品或裝置並不一定僅限於該等特徵，而可包含未明確列出或該方法、物品或裝置固有之其他特徵。此外，除非另有相反說明，「或」是指包容性或且不是指排他性或。例如，條件A或B滿足以下任何一者：A為真(或存在)且B為假(或不存在)，A為假(或不存在)且B為真(或存在)，以及A及B兩者皆為真(或存在)。
    另外，「一」或「一個」之使用係用於描述本文中所描述之元件及組件。如此進行僅係出於方便且給出本發明範圍之一般意義。除非另外明確指出，應閱讀本描述使得複數個包含一個或至少一個，且單數亦包含複數個。例如，當本文中描述一單項時，可使用一個以上項替代一單項。類似地，當本文中描述一個以上項時，一單項可替代該一個以上項。
    除非另有定義，本文中所使用之所有技術及科學術語具有與本發明所屬技術之普通技術者通常理解相同之含義。材料、方法及實例僅係說明性且並非旨在具限制性。只要本文中未描述，與特定材料及加工行為有關之許多細節係習知的，且可在半導體及電子技術內之教科書及其他出處中找到。
    一電子器件可包含一非揮發性記憶體(「NVM性」)單元，其中，該NVM單元可包含一反熔絲組件、一開關及具有一控制電極之一讀取電晶體。在一特定實施例中，NVM單元可為一OTP單元。在該NVM單元內，讀取電晶體之控制電極可耦合至反熔絲組件及開關。該NVM單元可由通過該反熔絲組件及該開關之流動電流程式化且旁通該讀取電晶體周圍之電流。特定言之，在程式化期間，無明顯電流流過讀取電晶體之汲極區、通道區及源極區。因此，讀取電晶體在程式化器件并未受到損害。此外，反熔絲組件並未與該讀取電晶體串聯連接。在閱讀本說明書後，熟悉此項技術者將明白一已程式化反熔絲組件將仍具有明顯電阻。在反熔絲組件串聯連接通過讀取電晶體之電流之一習知電路中，反熔絲組件減少電流，且因此，判定該習知NVM單元是否經程式化可更為困難。對於所圖示且描述之NVM單元，反熔絲組件並未與通過讀取電晶體之電流串聯連接。因此，由於本文所圖示且描述之NVM單元中之反熔絲組件並未在至位元線之電流路徑上，得以消除與習知NVM單元相關之額外阻抗。因此，可更容易判定已程式化與未程式化NVM單元之間之讀取電流差。
    圖1包含根據一實施例之一NVM單元100之一電路圖，該NVM單元包含一反熔絲組件122、一開關124及一讀取電晶體126。該NVM單元100可為一記憶體陣列之一部分，或可為在一記憶體陣列外部之一個別記憶體單元。在一特定實施例中，反熔絲組件122具有一對端子，開關124具有一對電流端子及一控制端子，且讀取電晶體126具有一對電流端子及一控制電極。在如圖示之實施例中，反熔絲組件122係耦合至一字線142或耦合至一端子，該端子在一讀取作業期間向該讀取電晶體126之控制電極提供一控制信號。該反熔絲組件122之另一端子係耦合至該開關124之一電流端子及該讀取電晶體126之控制電極。該開關124之另一電流端子係耦合至一程式化線144或耦合至一VSS端子或一接地端子。該開關124之控制端子係耦合至一存取線146或一端子，該端子控制何時一程式化電流流過該反熔絲組件122。該讀取電晶體126之電流端子之一係耦合至一位元線或一端子，該端子耦合至一放大器或用於判定NVM單元100之程式化狀態(已程式化或未程式化)之另一電路。該讀取電晶體126之另一電流端子係耦合至一接地端子或一VSS端子。
    在一特定實施例中，可由一或多個電氣連接取代耦合之任何一或多者。反熔絲組件122之端子之一係電氣至字線142，或至一端子，該端子在一讀取作業期間向讀取電晶體126之控制電極提供一控制信號。該反熔絲組件122之另一端子、開關124之電流端子及讀取電晶體126之控制電極可電氣連接在一節點160處。開關124之另一電流端子可電氣連接至程式化線144，或連接至VSS端子或接地端子。開關124之控制端子可電氣連接至存取線146或者控制何時程式化電流流過反熔絲組件122之端子。讀取電晶體126之電流端子之一係電氣連接至位元線148或端子，該端子耦合至放大器或用於判定NVM單元100之程式化狀態(已程式化或未程式化)之其他電路。讀取電晶體126之另一電流端子係電氣連接至接地端子或VSS端子。
    在另一實施例(未圖示)中，另一組件可为NVM单元100之部分。在一特定实施例中，另一開關可用來在一程式化作業期間較佳地保護讀取電晶體126。另一開關之一電流端子可耦合至反熔絲組件122之一端子及該開關124之一電流端子，另一開關之一另一電流端子可耦合至讀取電晶體126之控制電極。該另一開關之一控制端子可耦合至用來提供一控制信號給該另一開關之另一端子。在一特定實施例中，另一開關可具有電氣連接至節點160之一電流端子且另一端子電氣連接至讀取電晶體126之閘極電極。在NVM單元100之一讀取作業期間，另一開關可導通，且在NVM單元100之一程式化作業期間，另一開關可關閉。
    如圖2所圖示，反熔絲組件122可為一電容器222。該電容器222可包含由一介電層隔開之一堆導電電極。在另一實施例中，電容器222可具有一更複雜之形式，諸如一電晶體結構。參考圖3，反熔絲組件122可包含一電晶體結構322。如所圖示，電晶體結構322為一p通道電晶體。在另一實施例中，電晶體結構可為一n通道電晶體。在電晶體結構322中，源極及汲極區彼此電氣連接。電晶體結構322之作用區可在一體區內，諸如一井區或基板之一部分，且該體區可電氣連接至電晶體結構322之源極及汲極區。該電晶體結構322之閘極電極可耦合至字線142，且該電晶體322之源極及汲極區可耦合至讀取電晶體126之控制電極。或者，該電晶體結構322之源極及汲極區可耦合至字線142，且該電晶體結構之閘極電極可耦合至讀取電晶體126之控制電極。
    如圖4所圖示，反熔絲組件122可為一二極體422。該二極體422之陰極可耦合至字線142，且該二極體422之陽極可耦合至讀取電晶體126之控制電極。在另一實施例中，如圖5所圖示，反熔絲組件122可為一電阻器522。
    類似於反熔絲組件122，開關124可以不同形式實施。開關124可為一電晶體，諸如一場效應電晶體或一雙極電晶體。在一特定實施例中，如圖6所圖示，開關124為一n通道電晶體624。該n通道電晶體624之汲極區係耦合至反熔絲組件122之一端子，源極區係耦合至程式化線144，且閘極電極係耦合至存取線146。在另一實施例中，可代替n通道電晶體624而使用一p通道電晶體。對於p通道電晶體，源極區係耦合至反熔絲組件122之一端子，汲極區係耦合至程式化線144，且閘極電極係耦合至存取線146。
    在另一特定實施例中，開關124可包含一傳送閘極724，該傳送閘極724包含一n通道電晶體742及一p通道電晶體744。該n通道電晶體742之汲極區及該p通道電晶體744之源極區電氣連接在一節點746，且該n通道電晶體742之源極區及該p通道電晶體744之汲極區係電氣連接在一節點748。節點746係耦合至反熔絲組件122，且節點748係耦合至程式化線144。在所圖示之實施例中，p通道電晶體744之閘極電極係耦合至一反相器764之一輸出。N通道電晶體742之閘極電極及該反相器764之一輸入係彼此電氣連接在耦合至存取線146之一節點748。在另一實施例中，於開關124內不存在反相器764，且電晶體742及744之閘極電極係由不同線控制。因此，可替代存取線142而使用經組態以提供互補信號之兩個存取線。
    在又一特定實施例中，開關124可包含可替代或結合前述組件來使用之一或多個其他組件。舉例而言，開關可包含一npn電晶體、一pnp電晶體或另一適當組件。
    在所圖示之實施例中，讀取電晶體126包含一n通道電晶體，該n通道電晶體具有耦合至位元線148之一汲極區、耦合至接地端子或一VSS端子之一源極區，以及耦合至反熔絲組件122之一閘極電極區。在另一實施例中，可替代n通道電晶體或除其之外使用一p通道電晶體。該p通道電晶體具有耦合至位元線148之一源極區、耦合至一接地端子或一VSS端子之一汲極區，以及耦合至反熔絲組件122之一閘極電極。在又一實施例中，讀取電晶體可包含一雙極電晶體，諸如一npn電晶體或一pnp電晶體。對於一npn電晶體，一集極區係耦合至位元線148、一射極區耦合至一接地端子或一VSS端子，且一基極區係耦合至反熔絲組件122，且對於一pnp電晶體，一射極區係耦合至位元線148，一集極區耦合至一接地端子或一VSS端子，且一基極區係耦合至反熔絲組件122。因此，如本說明書中所使用，一電晶體之一控制電極應被廣泛解釋且可包含一閘極電極或一基極區，一電晶體之一電流端子應被廣泛解釋且可包含一源極區、一汲極區、一射極區或一集極區。
    參考圖1，NVM單元100可在適當偏壓NVM單元時程式化。字線142與程式化線144之間之電壓差可為一程式化電壓VPP。在一實施例中，字線142可為約VPP，且程式化線144可為約0伏特。在另一實施例中，字線142可為約+½ VPP，且程式化線144可為-½ VPP。
    開關124係在程式化期間導通，且因此，於存取線146上提供一信號至開關之控制端子足以打開開關124。在一特定實施例中，當導通時，開關124之控制端子為約VDD，且當關閉時為約0伏特。其他電壓亦可用於打開及關閉開關124。開關124可被使用且取決於開關124內之組件之特定組態。參考圖7，若將反相器764放置在n通道電晶體742之閘極電極與節點784之間，而非放置在p通道電晶體744之閘極電極與節點784之間，則開關142之控制端子在導通時為約0伏特，且在關閉時為約VDD。
    在程式化期間，位元線148為約接地或0伏特。因為電晶體126之源極及汲極區為大體上相同電壓，所以在一程式化作業期間，幾乎無電流流過讀取電晶體126。
    當程式化NVM單元100時，反熔絲組件122變為與一電阻器更類似之狀態。相對於電容器222，包含電晶體結構322之介電層幾乎不再阻止電流在電極之間流動。相對於電晶體結構322，顯著電流可流過閘極介電層，諸如在電晶體322之閘極電極與源極與汲極區之間。相對於二極體422，與處於未程式化狀態之NVM單元100相比較，反向偏壓下之電流實質上變得更高。相對於電阻器522，與一未程式化狀態相比較，處於一程式化狀態時電阻實質上變得更低。
    應當注意，在NVM單元100內，在程式化期間，電流流過反熔絲組件122及開關124。具有開關124之電流路徑容許程式化電流旁通讀取電晶體126，因此，在程式化期間對讀取電晶體126之損害得到大幅減少。比較NVM單元100與具有串聯電氣連接之一反熔絲組件及一讀取電晶體之一習知NMV單元。在習知NVM單元之一陣列之一程式化作業期間，當電流正流過讀取電晶體時，一選定單元、一未選定單元或選定單元及未選定單元之組合之閘極介電材料層可暴露於相對高電壓下。此一情況可引起電荷變被捕獲，或引起讀取電晶體內出現另一閘極介電材料劣化機構。因此，該陣列內之一或多個習知NVM單元在程式化期間可能出現故障，或者具有明顯減少之預期壽命(如藉由程式化作業、讀取作業或程式化作業及讀取作業之組合之數目而量測)。
    在NVM單元100之一讀取作業期間，字線142及位元線148為約VDD，且程式化線144及存取線146為約0伏特。在另一實施例中，可使用不同電壓。例如，字線142可在比位元線148更高之一電壓處。此外，當在一讀取作業期間開關124處於關閉狀態時，程式化線144可在與字線142相比大體上相同之電壓處，以減少通過開關124之洩漏電流。
    當程式化NVM單元100時，在位元線148處可偵測到顯著電流，且當未程式化NVM單元時，在位元線148處偵測到大體上較低電流或無顯著電流。圖8包含用於根據本文所述之一實施例之程式化及未程式化NVM單元之讀取電晶體之I-V特性。已程式化之NVM單元可具有在約0.5 V及更高之字線電壓下之一顯著汲極電流。已程式化之NVM單元之Idsat大於10-4安培，而未程式化之NMV單元之Id可小於10-10安培。特定I-V特性無法極精確匹配圖8所圖示之I-V特性；然而，已程式化之NVM單元與未程式化之NVM單元之間將出現I-V特性之二元分佈。
    圖9包含一NVM陣列90之一部分之一示意圖。在一特定實施例中，NVM陣列可用於一積體電路中。NVM陣列90包含配置成列與行之四個NVM單元911、912、921及922。在如圖9所圖示之特定實施例中，NVM單元之各者包含一電容器902形式之一反熔絲組件、一n通道電晶體904形式之一開關，以及一讀取電晶體906。耦合及電氣連接大體上與相對於圖1所述相同。在NVM陣列90中，NVM單元911及912之電容器902之各者之一電極係耦合至一字線(「WL」)931，且NVM單元921及922之電容器902之各者之一電極係耦合至一WL 932。NVM單元911及912之n通道電晶體904之閘極電極係耦合至一存取線(「AL」)951，且NVM單元921及922之n通道電晶體904之閘極電極係耦合至一AL 952。NVM單元911及921之n通道電晶體904之源極區係耦合至一程式化線(「PL」)971，且NVM單元921及922之n通道電晶體904之源極區係耦合至一PL 672。NVM單元911及921之讀取電晶體906之汲極區係耦合至一位元線(「BL」)991，且NVM單元921及921之讀取電晶體906之汲極區係耦合至一BL 992。讀取電晶體911、912、921及922之源極區係耦合至接地。在一更特定實施例中，先前所述耦合之各者可為電氣連接之形式。
    表格1包含用於使用NVM陣列90進行程式化之電壓。在表格1中，VDD*為VDD與VPP之間之一電壓。在一實施例中，VDD*比VPP更接近VDD。在一特定實施例中，當VDD為約1.8 V，且VPP為約8 V時，VDD*為約2.5 V。在閱讀本說明書後，熟悉此項技術者將明白用於程式化操作之實際電壓可取決於用於NVM陣列90之設計規則及其他參數。其他電壓可在不脫離本文所述概念下使用。
    在一實施例中，NVM單元911可為經程式化之選定單元。NVM單元921(選定行/未選定列)未經程式化，因為AL 952為0伏特，且因此，NVM單元921之開關、n通道電晶體904為關閉。因此，一明顯電流不會流過NVM單元921之反熔絲組件。NVM單元912(選定列/未選定行)將不會被程式化，因為PL 972為VDD*，其提供一足夠低之電流通過該反熔絲組件、電容器902，使得反熔絲組件將不會被程式化。類似於NVM單元921，NVM單元922(未選定行/未選定列)未被程式化，因為AL 952為0伏特，且因此，NVM單元922之開關、n通道電晶體904為關閉。因此，一明顯電流不會流過NVM單元922之反熔絲組件。因此，可在不引起NVM單元912、921及922之一程式化干擾下程式化NVM單元911。
    表格2包含用於使用NVM陣列90進行程式化之電壓。在一特定實施例中，當VDD為約1.8 V時。類似於程式化電壓，在閱讀本說明書後，熟悉此項技術者將明白用於讀取操作之實際電壓可取決於用於NVM陣列90之設計規則及其他參數。其他電壓可在不脫離本文所述概念下使用。
    在一實施例中，NVM單元911可為被讀取之選定單元。NVM單元921(選定行/未選定列)因為WL 932為0伏特而未被讀取。NVM單元912(選定列/未選定單元)因為BL 972為0 V而不被讀取，且因此，NVM單元912之讀取電晶體906之源極及汲極區為約相同電壓。類似於NVM單元921，NVM單元922(未選定行/未選定列)因為WL 932在0伏特而未被讀取。
    許多不同物理設計可被用於實施如所示出且描述之電路。製作具有NVM單元之積體電路之非限制性特定物理設計及方法係圖示且描述於美國申請案第_____號(代理人檔案號ONSO1349-F1及ONSO1349-F2)中，其等係在同一日期申請且以引用之方式全部并入。
    本文所圖示且描述之NVM單元可容許相對小型之記憶體單元。因為程式化期間流動之電流旁通讀取電晶體，所以該讀取電晶體絕少可能具有變成被捕獲在讀取電晶體之閘介電層內，或引起在該讀取電晶體內發生另一閘極介電劣化機構之電荷。因此，如本文所述之NVM單元明顯不可能在程式化期間出故障或具有明顯減少之期望之壽命(如由程式化作業、讀取作業或程式化及讀取作業之組合之數字所量測)。當NVM單元實施為一陣列時，可選定程式化及讀取情況使得不會明顯干擾未選定單元。
    在閱讀本說明書之後，熟習此項技術者將明白，實施不同布局、加工流程、作業技術(程式化、擦除、讀取)，或其任何組合之靈活性容許一NVM記憶體單元陣列定制為一特定應用。因此，可在無改變或僅具有一些改變使用現有程式化、擦除及讀取單元將NVM記憶體單元陣列整合至一現有邏輯工藝中。
    許多不同態樣及實施例係有可能的。下文描述該等態樣及實施例中之一些。在閱讀本說明書之後，熟習此項技術者將明白，該等態樣及實施例僅係說明性的，且不會限制本發明範圍。
    在一第一態樣中，一種電子器件包含一非揮發性記憶體單元。該非揮發性記憶體單元可包含一反熔絲組件、耦合至該反熔絲組件之一開關，及具有一控制電極之一讀取電晶體，其中該讀取電晶體之控制電極係耦合至該反熔絲組件。
    在該第一態樣之一實施例中，該反熔絲組件包含一電容器、一二極體或一電阻器。在一特定實施例中，電容器包含一電晶體結構。在一更特定實施例中，該讀取電晶體包含一n通道電晶體，且該電晶體結構包含一p通道電晶體。在另一實施例中，開關包含一電晶體。在一特定實施例中，該電晶體包含一n通道電晶體。
    在又一實施例中，反熔絲組件之第一端子係耦合至一第一字線，開關之控制電極係耦合至一第一存取線，該開關之第二電流電極係耦合至一第一程式化線或一接地端子，讀取電晶體之第一電流端子係耦合至一第一位元線，且該讀取電晶體之第二電流端子係耦合至一VSS端子或接地端子。在另一實施例中，反熔絲組件具有一第一端子及一第二端子，開關具有一第一電流端子、一第二電流端子，以及一控制端子，且該讀取電晶體之控制電極係耦合至反熔絲組件之第二端子及該開關之第一電流端子。在一特定實施例中，讀取電晶體之控制電極、反熔絲組件之第二端子，以及開關之第一電流端子係彼此電氣連接。
    在一第二態樣中，一種電子器件可包含一第一非揮發性部件單元、一第二非揮發性記憶體單元、一第三非揮發性記憶體單元，以及一第四非揮發性記憶體單元。該第一非揮發性記憶體單元、該第二非揮發性記憶體單元、該第三非揮發性記憶體單元，以及該第四非揮發性記憶體單元之各者可包含具有一第一端子及一第二端子之一反熔絲組件；具有一第一電流端子、一第二電流端子及一控制端子之一開關，其中該開關之該第一電流端子係耦合至該反熔絲組件之該第二端子；以及具有一第一電流端子、一第二電流端子及一控制電極之一讀取電晶體，其中該讀取電晶體之該控制電極係耦合至該反熔絲組件之該第二端子。該等第一及第二非揮發性記憶體單元之該等反熔絲組件之該等第一端子可耦合至一第一字線，且該等第三及第四非揮發性記憶體單元之該等反熔絲組件之該等第一端子可耦合至一第二字線。該等第一及第二非揮發性記憶體單元之該等開關之該等控制端子可耦合至一第一存取線，且該等第三及第四非揮發性記憶體單元之開關之該等控制端子可耦合至一第二存取線，該等第一及第三非揮發性記憶體單元之該等開關之該等第二電流端子可耦合至一第一程式化線，且該等第二及第四非揮發性記憶體單元之該等開關之該等第二電流端子可耦合至一第二程式化線。該等第一及第三非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子可耦合至一第一位元線，且該等第二及第四非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係耦合至一第二位元線。該等第一、第二、第三及第四非揮發性記憶體單元之該等第二電流端子係耦合至一VSS端子或該接地端子。
    在該第二態樣之一實施例中，在該等第一、第二、第三及第四非揮發性記憶體單元內，該讀取電晶體之該控制電極、該反熔絲組件之該第二端子，以及該開關之該第一電流端子係彼此電氣連接，該等第一及第二非揮發性記憶體單元之該等反熔絲組件之該等第一端子係電氣連接至該第一字線，且該等第三及第四非揮發性記憶體單元之該等反熔絲組件之該等第一端子係電氣連接至該第二字線。該等第一及第二非揮發性記憶體單元之該等開關之該等控制端子係電氣連接至該第一存取線，且該等第三及第四非揮發性記憶體單元之開關之該等控制端子係電氣連接至該第二存取線。該等第一及第三非揮發性記憶體單元之該等開關之該等第二電流端子係電氣連接至該第一程式化線，且該等第二及第四非揮發性記憶體單元之該等開關之該等第二電流端子係電氣連接至該第二程式化線。該等第一及第三非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係電氣連接至該第一位元線，且該等第二及第四非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係電氣連接至該第二位元線。該等第一、第二、第三及第四非揮發性記憶體單元之該等第二電流端子係電氣連接至一VSS端子或該接地端子。
    在該第二態樣之另一實施例中，該反熔絲組件包含一電晶體結構。在一特定實施例中，該讀取電晶體包含一n通道電晶體，且該電晶體結構包含一p通道電晶體。在又另一實施例中，該開關包含一電晶體。在一特定實施例中，該電晶體包含一n通道電晶體。
    在一第三態樣中，一種使用包含一第一非揮發性記憶體單元之一電子器件之方法，該方法可包含：提供包含一反熔絲組件、一開關，以及一讀取電晶體之第一非揮發性記憶體單元，其中該讀取電晶體之一閘極電極係耦合至該反熔絲組件及該開關；以及藉由使電流流過該反熔絲組件及該開關且使該電流旁通該讀取電晶體而程式化該第一非揮發性記憶體單元。
    在該第三態樣之一實施例中，該方法進一步包含一第二非揮發性部件單元、一第三非揮發性記憶體單元，以及一第四非揮發性記憶體單元，其中該等第二、第三及第四非揮發性記憶體單元之各者包含一反熔絲組件、一開關及一讀取電晶體，其中該讀取電晶體之一閘極電極係耦合至該反熔絲組件及該開關。該等第一及第二非揮發性記憶體單元之該等反熔絲組件之端子係耦合至一第一字線，該等第三及第四非揮發性記憶體單元之該等反熔絲組件之端子係耦合至一第二字線，該等第一及第二非揮發性記憶體單元之該等開關之控制端子係耦合至一第一存取線，且該等第三及第四非揮發性記憶體單元之開關之控制端子係耦合至一第二存取線。該等第一及第三非揮發性記憶體單元之該等開關之電流端子係耦合至一第一程式化線，該等第二及第四非揮發性記憶體單元之該等開關之電流端子係耦合至一第二程式化線，該等第一及第三非揮發性記憶體單元之該等讀取電晶體之電流端子係耦合至一第一位元線；該等第二及第四非揮發性記憶體單元之該等讀取電晶體之電流端子係耦合至一第二位元線，且該等第一、第二、第三及第四非揮發性記憶體單元之電流端子係耦合至一VSS端子或該接地端子。該方法進一步包含在不致明顯引起與該等第二、第三及第四非揮發性記憶體單元之一程式化干擾下執行程式化該第一非揮發性記憶體單元。
    在該第三態樣之一特定實施例中，在程式化期間，該第一字線與該第二字線之間之一第一電壓差為一程式化電壓。在一更特定實施例中，在程式化期間，該第二程式化線與該第一程式化線之間之一第二電壓差係小於該程式化電壓且大於該第一程式化線與該第一位元線或該第二位元線之間之一第三電壓差。在另一更特定實施例中，在程式化期間，該第一存取線與該第二存取線之間之一第二電壓差為約VDD。
    應當注意，並非全部需要以上在一般描述或實例中所描述之行為，可能不需要一特定行為之一部分，且除了所述行為之外，可執行一或多個進一步行為。此外，行為列出之順序並不一定為其執行之順序。
    上文已在特定實施例方面描述優勢、其他優點及問題解決方案。然而，該等優勢、優點及問題解決方案以及可引起任何優勢、優點或問題解決方案出現或變為更加明顯之任何(多個)特徵不應理解為所有申請專利範圍中任意項之關鍵、必需或基本特徵。
    本文中所述之實施例之詳述及圖示係旨在對各種實施例之結構提供一般理解。該等詳述及圖示無意用作對使用本文中所述之結構或方法之裝置及系統之元件及特徵之全部的詳盡且全面描述。不同實施例亦可組合提供在單個實施例中，且相反，為簡潔起見，在單個實施例上下文中所描述之各種特徵亦可為不同的或以任何次組合而提供。此外，對範圍內所述值之參考包含該範圍內之各值。唯在閱讀本說明書之後，熟習此項技術者可顯而易知許多其他實施例。可使用其他實施例，且該等實施例係源自從本發明，使得在不脫離本發明範圍之情況下可作出結構替代、邏輯替代或另一改變。因此，本發明應視為說明性而非限制性的。
    90‧‧‧非揮發性記憶體陣列
    100‧‧‧非揮發性記憶體單元
    122‧‧‧反熔絲組件
    124‧‧‧開關
    126‧‧‧讀取電晶體
    142‧‧‧字線
    144‧‧‧程式化線
    146‧‧‧存取線
    148‧‧‧位元線
    160‧‧‧節點
    222‧‧‧電容器
    322‧‧‧電晶體結構
    422‧‧‧二極體
    522‧‧‧電阻器
    624‧‧‧n通道電晶體
    672‧‧‧程式化線
    724‧‧‧傳送閘極
    744‧‧‧p通道電晶體
    746‧‧‧節點
    748‧‧‧節點
    764‧‧‧反相器
    784‧‧‧節點
    900‧‧‧非揮發性記憶體陣列
    902‧‧‧電容器
    904‧‧‧n通道電晶體
    906‧‧‧讀取電晶體
    911‧‧‧非揮發性記憶體單元
    912‧‧‧非揮發性記憶體單元
    921‧‧‧非揮發性記憶體單元
    922‧‧‧非揮發性記憶體單元
    931‧‧‧字線
    932‧‧‧字線
    951‧‧‧存取線
    952‧‧‧存取線
    971‧‧‧程式化線
    972‧‧‧程式化線
    991‧‧‧位元線
    992‧‧‧位元線
    圖1包含根據一實施例之一非揮發性記憶體單元之一電路圖，該非揮發性記憶體單元包含一反熔絲組件、一開關及一讀取電晶體。
    圖2包含可用於一特定實施例中之反熔絲組件之一電容器之一電路表示。
    圖3包含可用於一特定實施例中之反熔絲組件之一電晶體結構之一電路表示。
    圖4包含可用於一特定實施例中之反熔絲組件之一二極體之一電路表示。
    圖5包含可用於一特定實施例中之反熔絲組件之一電阻器之一電路表示。
    圖6包含可用於一特定實施例中之開關之一電晶體之一電路表示。
    圖7包含可用於一特定實施例中之開關之一傳送閘極之一電路表示。
    圖8包含作為已程式化及未程式化單元之字線電壓之函數之位元線電流的曲線圖。
    圖9包含包含非揮發性記憶體單元之一陣列之一部分之一電路圖。
    100‧‧‧非揮發性記憶體單元
    122‧‧‧反熔絲組件
    124‧‧‧開關
    126‧‧‧讀取電晶體
    142‧‧‧字線
    144‧‧‧程式化線
    146‧‧‧存取線
    148‧‧‧位元線
    160‧‧‧節點
    权利要求:
    Claims (10)
    [1] 一種包含一非揮發性記憶體單元之電子器件，其中該非揮發性記憶體單元包括：一反熔絲組件；一開關，其耦合至該反熔絲組件；及具有一控制電極之一讀取電晶體，其中該讀取電晶體之該控制電極係耦合至該反熔絲組件。
    [2] 如請求項1之電子器件，其中該反熔絲組件包括一電容器、一個二極體或一電阻器。
    [3] 如請求項1之電子器件，其中：該反熔絲組件之第一端子係耦合至一第一字線；該開關之控制電極係耦合至一第一存取線；該開關之第二電流電極係耦合至一第一程式化線或一接地端子；該讀取電晶體之第一電流端子係耦合至一第一位元線；且該讀取電晶體之第二電流端子係耦合至一VSS端子或該接地端子。
    [4] 一種電子器件，其包括一第一非揮發性部件單元、一第二非揮發性記憶體單元、一第三非揮發性記憶體單元，以及一第四非揮發性記憶體單元，其中：該第一非揮發性記憶體單元、該第二非揮發性記憶體單元、該第三非揮發性記憶體單元以及該第四非揮發性部件單元之各者包括：具有一第一端子及一第二端子之一反熔絲組件；具有一第一電流端子、一第二電流端子及一控制端子之一開關，其中該開關之該第一電流端子係耦合至該反熔絲組件之該第二端子；以及具有一第一電流端子、一第二電流端子及一控制電極之一讀取電晶體，其中該讀取電晶體之該控制電極係耦合至該反熔絲組件之該第二端子；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等反熔絲組件之該等第一端子係耦合至一第一字線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之該等反熔絲組件之該等第一端子係耦合至一第二字線；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等開關之該等控制端子係耦合至一第一存取線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之開關之該等控制端子係耦合至一第二存取線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等開關之該等第二電流端子係耦合至一第一程式化線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等開關之該等第二電流端子係耦合至一第二程式化線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係耦合至一第一位元線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係耦合至一第二位元線；且該等第一、第二、第三及第四非揮發性記憶體單元之該等第二電流端子係耦合至一VSS端子或接地端子。
    [5] 如請求項4之電子器件，其中：在該等第一、第二、第三及第四非揮發性記憶體單元之各者內，該讀取電晶體之該控制電極、該反熔絲組件之該第二端子以及該開關之該第一電流端子係彼此電氣連接；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等反熔絲組件之該等第一端子係電氣連接至該第一字線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之該等反熔絲組件之該等第一端子係電氣連接至該第二字線；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等開關之該等控制端子係電氣連接至該第一存取線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之開關之該等控制端子係電氣連接至該第二存取線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等開關之該等第二電流端子係電氣連接至該第一程式化線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等開關之該等第二電流端子係電氣連接至該第二程式化線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係電氣連接至該第一位元線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等讀取電晶體之該等第一電流端子係電氣連接至該第二位元線；且該等第一、第二、第三及第四非揮發性記憶體單元之該等第二電流端子係電氣連接至一VSS端子或該接地端子。
    [6] 如請求項4之電子器件，其中該反熔絲組件包括一電晶體結構。
    [7] 如請求項6之電子器件，其中該讀取電晶體包括一n通道電晶體，且該電晶體結構包括一p通道電晶體。
    [8] 一種使用包括一第一非揮發性記憶體單元之一電子器件之方法，該方法包括：提供包括一反熔絲組件、一開關以及一讀取電晶體之該第一非揮發性記憶體單元，其中該讀取電晶體之一閘極電極係耦合至該反熔絲組件及該開關；以及藉由使電流流過該反熔絲組件及該開關且使該電流旁通該讀取電晶體而程式化該第一非揮發性記憶體單元。
    [9] 如請求項8之方法，其進一步包括一第二非揮發性部件單元、一第三非揮發性記憶體單元，以及一第四非揮發性記憶體單元，其中：該等第二、第三及第四非揮發性記憶體單元之各者包括一反熔絲組件、一開關及一讀取電晶體，其中該讀取電晶體之一閘極電極係耦合至該反熔絲組件及該開關；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等反熔絲組件之端子係耦合至一第一字線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之該等反熔絲組件之端子係耦合至一第二字線；該第一非揮發性記憶體單元及該第二非揮發性記憶體單元之該等開關之控制端子係耦合至一第一存取線；該第三非揮發性記憶體單元及該第四非揮發性記憶體單元之開關之控制端子係耦合至一第二存取線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等開關之電流端子係耦合至一第一程式化線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等開關之電流端子係耦合至一第二程式化線；該第一非揮發性記憶體單元及該第三非揮發性記憶體單元之該等讀取電晶體之電流端子係耦合至一第一位元線；該第二非揮發性記憶體單元及該第四非揮發性記憶體單元之該等讀取電晶體之電流端子係耦合至一第二位元線；該等第一、第二、第三及第四非揮發性記憶體單元之電流端子係耦合至一VSS端子或接地端子；且在不致明顯引起對該等第二、第三及第四非揮發性記憶體單元之一程式化干擾下執行程式化該第一非揮發性記憶體單元。
    [10] 如請求項9之方法，其中在程式化期間：該第一字線與該第二字線之間之一第一電壓差為一程式化電壓；且該第二程式化線與該第一程式化線之間之一第二電壓差係小於該程式化電壓且大於該第一程式化線與該第一位元線或該第二位元線之間之一第三電壓差。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI570735B|2017-02-11|包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其使用方法
    US7508694B2|2009-03-24|One-time-programmable memory
    US8208280B2|2012-06-26|Nonvolatile memory device
    US20100232203A1|2010-09-16|Electrical anti-fuse and related applications
    US9087588B2|2015-07-21|Programmable non-volatile memory
    US7688613B2|2010-03-30|Method and system for controlling multiple electrical fuses with one program device
    US10217521B2|2019-02-26|Multi-time programmable non-volatile memory cell
    US10812076B2|2020-10-20|Logic integrated circuit and semiconductor device
    US7307880B2|2007-12-11|One time programming memory cell using MOS device
    US6693481B1|2004-02-17|Fuse circuit utilizing high voltage transistors
    JP5590842B2|2014-09-17|半導体記憶装置および半導体記憶装置の制御方法
    US8159894B2|2012-04-17|One time programmable memory
    US9147495B2|2015-09-29|Two-bit read-only memory cell
    US8879323B2|2014-11-04|Interconnection matrix using semiconductor non-volatile memory
    US7804701B2|2010-09-28|Method of programming a memory having electrically programmable fuses
    US10651166B2|2020-05-12|E-fuse cells
    KR20090109798A|2009-10-21|비휘발성 메모리 장치의 쓰기방법
    CN108766499B|2021-05-21|E-fuse存储阵列、e-fuse以及e-fuse操作方法
    US11201161B2|2021-12-14|Efuse memory cell, eFuse memory array and using method thereof, and eFuse system
    US11024398B2|2021-06-01|Semiconductor device having a diode type electrical fuse | cell array
    US20200381045A1|2020-12-03|Semiconductor device and error detection method
    JP2015158955A|2015-09-03|不揮発性プログラマブルロジックスイッチ
    US20190074071A1|2019-03-07|Memory system
    CN106601300B|2020-06-02|一种电熔丝存储单元、电熔丝存储阵列及其使用方法
    KR20130056544A|2013-05-30|이퓨즈 방식의 오티피 메모리
    同族专利:
    公开号 | 公开日
    TWI570735B|2017-02-11|
    US8724364B2|2014-05-13|
    US20130063999A1|2013-03-14|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    FR2779264B1|1998-05-27|2001-11-02|Sgs Thomson Microelectronics|Dispositif a programmation unique de fiabilite elevee|
    KR100359857B1|1998-06-30|2003-01-08|주식회사 하이닉스반도체|크로스커플드피드백루프를갖는앤티퓨즈의프로그래밍회로|
    KR100376265B1|1999-12-29|2003-03-17|주식회사 하이닉스반도체|모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로|
    KR100500579B1|2003-06-28|2005-07-12|한국과학기술원|씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬|
    JP2005116048A|2003-10-07|2005-04-28|Elpida Memory Inc|アンチフューズプログラミング回路|
    JP5073292B2|2004-01-23|2012-11-14|アギアシステムズインコーポレーテッド|ホット・キャリアでプログラムされるワン・タイム・プログラマブル（ｏｔｐ）メモリのための方法および装置|
    US7157782B1|2004-02-17|2007-01-02|Altera Corporation|Electrically-programmable transistor antifuses|
    JP4282529B2|2004-04-07|2009-06-24|株式会社東芝|半導体集積回路装置及びそのプログラム方法|
    US7402855B2|2004-05-06|2008-07-22|Sidense Corp.|Split-channel antifuse array architecture|
    US7511982B2|2004-05-06|2009-03-31|Sidense Corp.|High speed OTP sensing scheme|
    US7102951B2|2004-11-01|2006-09-05|Intel Corporation|OTP antifuse cell and cell array|
    US7256446B2|2005-05-05|2007-08-14|Alpha And Omega Semiconductor, Ltd.|One time programmable memory cell|
    US7277347B2|2005-06-28|2007-10-02|Cypress Semiconductor Corporation|Antifuse capacitor for configuring integrated circuits|
    US7280425B2|2005-09-30|2007-10-09|Intel Corporation|Dual gate oxide one time programmable antifuse cell|
    US7277348B2|2005-12-12|2007-10-02|Klp International, Ltd.|Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit|
    US7613913B2|2006-03-21|2009-11-03|Silicon Laboratories Inc.|Digital architecture using one-time programmable memory|
    US7312513B1|2006-07-10|2007-12-25|Wilcox William J|Antifuse circuit with well bias transistor|
    US7602029B2|2006-09-07|2009-10-13|Alpha & Omega Semiconductor, Ltd.|Configuration and method of manufacturing the one-time programmable memory cells|
    US7489535B2|2006-10-28|2009-02-10|Alpha & Omega Semiconductor Ltd.|Circuit configurations and methods for manufacturing five-volt one time programmable memory arrays|
    JP5537020B2|2008-01-18|2014-07-02|ルネサスエレクトロニクス株式会社|不揮発性半導体記憶装置|
    JP5591792B2|2008-04-16|2014-09-17|シリコン・ライン・ゲー・エム・ベー・ハー|プログラマブルアンチヒューズトランジスタ及びそのプログラム方法|
    US8405420B2|2009-04-14|2013-03-26|Monolithic 3D Inc.|System comprising a semiconductor device and structure|
    KR20130036739A|2010-04-09|2013-04-12|가부시키가이샤 한도오따이 에네루기 켄큐쇼|산화물 반도체 메모리 장치|
    US8259518B2|2010-06-08|2012-09-04|Sichuan Kiloway Electronics Inc.|Low voltage and low power memory cell based on nano current voltage divider controlled low voltage sense MOSFET|US8741697B2|2011-09-14|2014-06-03|Semiconductor Components Industries, Llc|Electronic device including a nonvolatile memory structure having an antifuse component and a process of forming the same|
    US8530283B2|2011-09-14|2013-09-10|Semiconductor Components Industries, Llc|Process for forming an electronic device including a nonvolatile memory structure having an antifuse component|
    CN103219045B|2013-04-08|2017-07-21|成都凯路威电子有限公司|Otp存储器中杂散寄生电荷的清除方法和otp存储器|
    CN103219046B|2013-04-08|2017-02-08|成都凯路威电子有限公司|Otp存储器|
    US9362001B2|2014-10-14|2016-06-07|Ememory Technology Inc.|Memory cell capable of operating under low voltage conditions|
    US10109364B2|2015-10-21|2018-10-23|Avago Technologies General IpPte. Ltd.|Non-volatile memory cell having multiple signal pathways to provide access to an antifuse of the memory cell|
    WO2017133026A1|2016-02-05|2017-08-10|四川凯路威电子有限公司|高可靠低读电压一次性编程存储器|
    CN112582013A|2019-09-29|2021-03-30|长鑫存储技术有限公司|反熔丝存储单元电路、阵列电路及其读写方法|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/232,745|US8724364B2|2011-09-14|2011-09-14|Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same|
    [返回顶部]